用verilog 状态机编写一个序列检测器，

Question

检测出序列输出1，要求四位一组检测。帮帮忙，谢谢
序列为1101 0011 1100 0101 0000 1101 0011 1010 0000

Answer 1

状态机，首先是默认状态（st0或者直接是s1），然后是序列1状态（st1），和1101比较，对的话调到序列2状态，错误的话还是st1；st2的时候如果数据是0011，进入st3，错误的话，看看是不是1101，如果是的话还是保持在st2，如果不是回到st1；后面依次类推，对的进入下一状态，错的话和序列1的数据比较，看看是停在st2还是st1；追问

能直接帮我编写出程序来吗，帮帮忙，拜托了。