iverilog+gtkwave仿真以及高云GAO逻辑分析仪的使用方法如下：
iverilog+gtkwave仿真流程：
编写Verilog代码：
创建led_flow.v文件，用于实现LED灯流动逻辑的控制策略与状态机设计。创建test.v文件，该文件包含led_flow和test两个模块，test模块用于对led_flow进行测试。
设置引脚约束：
创建test.cst文件，用于设置FPGA的引脚约束，确保Verilog代码中的信号能够正确映射到FPGA的引脚上，从而驱动LED灯。
编写仿真脚本：
创建run.sh脚本，该脚本用于实现编译、仿真与波形显示流程。通过执行该脚本，可以自动运行iverilog进行编译，生成仿真结果，并使用gtkwave进行波形查看。
运行仿真：
执行run.sh脚本，完成编译、仿真和波形显示。在gtkwave中，可以观察到LED灯的流动效果，验证设计的正确性。
高云GAO逻辑分析仪使用流程：
创建设计文件：
在GAOWIN FPGA Designer中，创建.v文件和.cst文件。.v文件用于设计逻辑，.cst文件用于定义引脚布局。
进行综合与时序分析：
使用GAOWIN FPGA Designer的综合工具对设计进行综合，生成比特流文件。进行时序分析，确保设计满足FPGA的时序要求。
下载到FPGA：
将生成的比特流文件下载到FPGA中，进行硬件测试。
使用逻辑分析仪：
在GAO逻辑分析仪界面中，打开捕获功能，实时捕获FPGA上的信号。设置波形显示参数，观察LED灯的流动效果。通过逻辑分析仪，可以更加直观地了解FPGA内部的信号变化，进一步验证设计的正确性。
通过以上流程，可以利用iverilog和gtkwave进行FPGA设计的仿真与验证，同时利用高云GAO逻辑分析仪进行实时信号捕获与波形显示，从而确保设计的正确性和可靠性。