VERILOG语言实现检测输入序列中0101出现的次数，要求用状态机实现。

例如，检测输入序列01110101001010101001......中0101出现的次数，要使用状态机多谢

举报该问题

推荐答案 2009-12-25

当检测到0101时候，out输出1，其余情况输出0。所以要想知道0101出现的次数，只要数out信号的高脉冲数就行了。（程序已经通过quartus ii的编译和综合，放心使用。）
module state_machine(clock,reset,in,out);
input clock,reset,in;
output out;
reg[3:0]state;
reg out;

parameter s0=4'b1000,
s1=4'b0100,
s2=4'b0010,
s3=4'b0001;

always @(posedge clock)
if(!reset)
begin
state<=s0;
out<=0;
end
else
case(state)
s0:if(in==1) begin state<=s0;out<=0;end
else begin state<=s1;out<=0;end
s1:if(in==0) begin state<=s1;out<=0;end
else begin state<=s2;out<=0;end
s2:if(in==1) begin state<=s0;out<=0;end
else begin state<=s3;out<=0;end
s3:if(in==0) begin state<=s1;out<=0;end
else begin state<=s0;out<=1;end
default:begin state<=s0;out<=0;end
endcase
endmodule

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/WztB77BtO.html

其他回答

第1个回答 2009-12-31

2楼的思路是对的

第2个回答 2009-12-24

你把状态表给出来就好办了。。。；

相似回答

...数字序列连续出现,输出高电平并报警的verilog语言怎么写?答：该题目为数电中序列发生器的典型类型，可以使用三段式状态机的方式完成。假设六位数字序列为100101，则对应代码如下：module checker(clk,in,rst,out);/*定义输入，复位，输出信号*/ input clk,in,rst;output out;wire clk,in,rst;reg out;/*定义并分配状态变量*/ reg [2:0] current_state,next...

verilog状态机检测110序列,急救!!!答：设置初始状态为 S0, 来1的时候进入状态S1，表示检测到第一个1，来0的时候保持S0。S1状态下，来1的时候进S2，表示检测到前两个1，来0的时候返回S0 S2状态下，来1的时候进S2，这时共有3个1，所以还是进入S2，表示检测到两个1，来0的时候进入S3，表示检测到110。 S3状态下输出1，表示检测到序列。

关于verilog中initial和always的使用问题答：verilog描述的是硬件电路，所以initial语句只能用在仿真时测试平台testbench中，可以使用状态机来描述你说的功能。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最...

...将JK触发器的状态图转换为状态表用Verilog HDL描述答：可以使状态机更加高效和灵活。此外，对于更复杂的状态机，可以使用状态图编辑器来辅助设计。通过图形化的方式，可以更直观地表示状态和转换关系，简化设计过程。总之，通过Quartus II等工具，结合Verilog HDL语言，可以方便地设计和实现各种复杂的状态机，从而满足不同应用场景的需求。

如何用verilog HDL语言实现对一个方波序列的周期检测答：rst_2,period);input clk,clk2,rst_2;output [9:0] period;reg [9:0] period;reg clk_1d;reg cnt[9:0];wire clk_pos;always @ ( posedge clk2 or negedge rst_2 ) begin if ( rst_2 == 1'b0 ) begin clk_1d <= 1'b0;end else begin clk_1d <= clk;end end assign...

用verilog设计序列信号检测器:1100答：假设你说的是每个周期输入一位，然后检测到了1100的序列就输出1.1. 最简单的方法就是用四个flipflops，这样你就有了最近四个周期的输入序列的数值，然后当这四个值是1100的时候输出1就好。2. 还有一个方法是状态机。如下图。

用FPGA的Verilog语言如何做LED点阵显示?答：用状态机。。把要显示的灯的编码，作为状态的输出。在做个计数器。如；4个状态。s0,s1,s2,s3每个状态对应LED灯的编码0001.0010.0100,1000.根据计数，让机器，不断重复这四个状态

Verilog 状态机答：板级验证通过Signal Tap进行，确保状态机按照预期工作。总结状态机设计的关键在于明确输入、状态、输出，绘制状态转移图。Moore型状态机的输出与状态相关，而Mealy型状态机的输出与输入、状态都相关。在代码实现中，通常采用两段式状态机，第一段描述状态转移，第二段描述输出，确保逻辑清晰、易于实现。

...或是verilog如何实现跳出always或是停在case中的一个状态答：硬件语言首先你要理解你写的always块是要映射成物理电路的，不像软件有什么跳出或者pause一说。但是实现你说的功能是有办法的。举个例子，你可以这样做：always@(*)if(button_n) //这里添加一个条件判断模块，假如按键不按下就执行逻辑 /*状态机或者逻辑块*/ else ; //else后直接跟分号，表...

大家正在搜

栈的输入序列和输出序列序列检测不用状态机 1101序列检测器状态转移图一个栈的输入序列为123...n 0101序列检测器 0101序列检测器设计 jk触发器序列检测0101 可重叠1101序列检测器序列检测器0101电路