• 所有问题

    • verilog中 pulldown什么意思

    如题所述

    举报该问题
    推荐答案   2015-04-15
    pulldown 英['pʊldaʊn] 美['pʊldaʊn]
    adj. 折叠式的
    [例句]The preset you create will then appear in the pulldown menu.
    这样你创建的预设之后就会出现在下拉菜单里了。
    温馨提示：答案为网友推荐，仅供参考
    相似回答
    verilog HDL 里pullup.pulldown怎么用的答：enable 为0的时候 assign语句的输出为高阻，但是因为pullup了abc，所以abc的值为1 pullup是不可综合的，其实需要在PCB上做一个上拉的电阻，然后在库里面选一个open drain的pad，把 enable接到pad的enable输入 如果是FPGA的话，看到这个语句， FPGA的综合器会自动知道把enable 接到pad的enable端 assign...
    (数字 IC 设计)1.1 门的类型答：否则为高阻状态。Verilog提供了四个三态门，它们在实现可配置输入输出和上下拉PAD功能时非常关键。上拉和下拉电阻则用于固定不确定信号，当无输入时，上拉将信号置为高电平，下拉置为低电平，Verilog中通过pullup和pulldown逻辑门单元实现。
    如何用ultraedit高亮语法显示verilog答：verilog.txt 是加入自动缩进和折叠功能的verilog-98语法文件。已改为L19。verilog2001 是加入自动缩进和折叠功能的verilog-2001语法文件。已改为L20 wordfile.txt 是加入verilog和veriog2001的文件，替代原安装目录下的wordfile.txt文件即可。(说明：在这里我修改的是高级->配置->语法高亮->MySQL5.1->打...
    如何使UltraEdit支援Verilog语法显示答：parameter pulsestyle_onevent pulsestyle_ondetect pmos posedge primitive pull0 pull1 pullup pulldown real realtime reg release repeat rcmos rnmos rpmos rtran rtranif0 rtanif1 scalared showcancelled signed small specify specparam strength strong0 strong1 supply0 supply1 table task time...
    如何用ultraedit高亮语法显示verilog答：parameter pulsestyle_onevent pulsestyle_ondetect pmos posedge primitive pull0 pull1 pullup pulldown real realtime reg release repeat rcmos rnmos rpmos rtran rtranif0 rtanif1 scalared showcancelled signed small specify specparam strength strong0 strong1 supply0 supply1 table task time...
    大家正在搜
    pull什么意思lunch是什么意思dining roompull downpull overbag是什么意思turn downpull outpull up
    相关问题
    verilog HDL 里pullup.pulldown怎么...
    verilog中定义了一系列关键字，它们有哪些
    怎样用verilog仿一个带pullup的线路
    如何用ultraedit高亮语法显示verilog
    verilog HDL 里pullup.pulldown怎么...
    请教上拉电阻verilog模块的用法
    verilog里可不可以同时对上升沿和下降沿计数
    如何使UltraEdit支援Verilog语法显示