99问答网
所有问题
怎样用verilog仿一个带pullup的线路
如题所述
举报该问题
其他回答
第1个回答 2015-03-24
这种仿真工具有很多
Cadence的NC-Verilog和Verilog-XL、Mentor的Modelsim、SYNOPSYS的VCS和Altera QuartusII自带的仿真器都很常用
其中Modelsim在国内最普及 主要用于前仿
用盗版的话 modelsim和quartusii比较好找 搜索就可以了 注意看安装指导说明
本回答被提问者和网友采纳
第2个回答 2015-11-06
这种仿真工具有很多
Cadence的NC-Verilog和Verilog-XL、Mentor的Modelsim、SYNOPSYS的VCS和Altera QuartusII自带的仿真器都很常用
其中Modelsim在国内最普及 主要用于前仿
用盗版的话 modelsim和quartusii比较好找 搜索就可以了 注意看安装指导说明
相似回答
大家正在搜
相关问题
verilog HDL 里pullup.pulldown怎么...
用Verilog编写一个将带符号二进制数的8位原码转换成8位...
verilog HDL 里pullup.pulldown怎么...
Verilog HDL语言 请用行为描述方式设计一个8位全加...
verilog 上下边沿同时触发 可综合代码实现
verilog语言的仿顺序操作有什么意义
请问 用什么软件来 编写verilog 语言?
verilog中定义了一系列关键字,它们有哪些