用verilog语言编写四分频程序

将系统时钟100MHz分频为25MHz，要有每一步的解析

举报该问题

推荐答案 2018-04-25

2分频指的是时钟变化频率减半，比如说，时钟clkin每分钟（在0和1之间）变动1000次，clkout是其2分频的结果，那么clkout就是每分钟变动500次；clk_out=~clk_out的意思是每隔一个clkin的周期对clkout取反，则clkout的周期变成了2倍的clkin周期，这...

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/zWtttttz7BBWvBB7ee.html

相似回答

大家正在搜