vhdl 一个带有异步复位端的D触发器的模型

Question

D: process (clk,rst)
begin

if(rst='1') then -- 一个带有异步复位端的D触发器的模型
X <= "00000";
Y <= "00000";
W <= "00";
cout1<="00000";
cout2<="00000";
cout3<="00000";
cout4<="00000"; -- 全部输出0
elsif (clk' event and clk<='1') then--EVENT属性来检测时钟信号
X <= cin1;
Y <= cin2;
W <= cin3;
cout1 <= Z1;
cout2 <= Z2;
cout3 <= Z3;
cout4 <= Z4; --当上升沿出现时输入的值赋给输出
end if;
end process D;

报错显示在 cout4<="00000"; -- 全部输出0
unsupported Clock statement.
如何修改，改好后，必加分

Answer 1

clk' event and clk<='1'改成clk' event and clk='1'看下追问

修改了，貌似这里没报错
但是出现新的报错
你应该是对的
新的错误自己解决吧啊