问下verilog里面需要对寄存器位寻址的话 该如何写程序？

Question

RT

Answer 1

总线上有地址线和数据线。还有读写使能信号
您可以设计一个逻辑，当读信号有效，地址等于某个值，就把这个地址的寄存器的值输出到数据线上去。

当写信号有效，地址等于某个值，把数据线上的值写到逻辑中的寄存器中去呀。追问

O(∩_∩)O哈哈~ 我问题可能描述的不清楚
我用verilog 定义一个reg [19:0]x[19:0];
问下初始化这个寄存器的值 有什么方法？

追答

您定义的这个reg [19:0]x[19:0];
它是一个数组，是20个20BIT的寄存器了。
可以写二十行来赋初值，亦可以写一个FOR循环来做哦。