求高手，verilog中寄存器每次对其中几位进行赋值，如8位寄存器第一次对高四位赋值，第二次对低4位赋值？

要求，第二次的数据存入寄存器的后四位，且前四位值仍然存在寄存器中

举报该问题

第1个回答推荐于2018-04-22

verilog编程时可以按位寻址吧，比如register[7:4]这样访问高四位。好久没写过了，大概是这样。本回答被网友采纳

第2个回答 2012-06-01

咕~~(╯﹏╰)b听不懂，高四位，低四位，前四位，后四位是什么来的本回答被网友采纳

相似回答

大家正在搜

verilog中有一个5位的寄存器，把4bit的数赋值给它时...

verilog 怎么取某几位赋值给寄存器？

verilog时序仿真时，代码中对寄存器变量的某一位单独赋值...

关于verilog中，寄存器赋值出现不纯净的跳变

在verilog中声明一个寄存器类型，但不赋值，默认是高阻还...

verilog如何把一个变量的低四位赋给另一变量？

verilog怎么实现向寄存器中写入数值?

如何将8位寄存器中的某一位置0而不影响其他位，该寄存器不能位...