99问答网
所有问题
在verilog中声明一个寄存器类型,但不赋值,默认是高阻还是X?
rt
如果生命的是wire类型呢?
举报该问题
推荐答案 2014-03-12
经过modelsim测试:
结果表明:reg类型不赋值,默认是x;wire类型不赋值,默认是高阻。
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/WBetW7tttzWBzWWz77X.html
其他回答
第1个回答 2014-03-13
X,wire型是Z
相似回答
大家正在搜
相关问题
verilog reg 数组类型赋值后,仿真总是高阻
verilog有4种逻辑状态0、1、z、x对应低、高电平、高...
verilog里面有4种逻辑状态0、1、z、x,分别对应低高...
verilog reg类型有高阻态吗