• 所有问题

    • verilog HDL语言中===是什么意思

    如题所述

    举报该问题
    推荐答案   2015-06-05
    是等于的意思，他和==的不同就是===不定值X和高阻值Z也比较，全都一样才相等。
    Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
    温馨提示：答案为网友推荐，仅供参考
    其他回答
    第1个回答  2012-08-23
    等于的意思，他和==的不同就是===不定值X和高阻值Z也比较，全都一样才相等！本回答被提问者采纳
    相似回答
    大家正在搜
    相关问题
    在Verilog HDL语言中，always @ （*） 是...
    在 verilog hdl 语言中 <=表示什么？？比如q<...
    Verilog hdl语言释义
    verilog hdl语言中.a(d0)是什么意思
    Veriloghdl语言中图中这个“・”是什么...
    verilog HDL中＝&是什么意思？急急急！
    Verilog HDL的一个程序是什么意思?
    verilog hdl 中的符号请问verilog中的@是什...