• 所有问题

    • 请verilog高手指点一下！

    （1）当ADDRESS得值等于5’b0X000时，问casex执行完后A，B的值是多少？
    A=0;
    B=0;
    casex(ADDRESS)
    5'b00???: A=1;
    5'b01???: B=1;
    5'b10?00,5'b11?00: A=1:
    begin
    A=1;
    B=1;
    end
    endcase
    书上答案：A=1 and B=0 为什么是这个答案啊，非常不理解。请说详细点！
    （2）设计状态机的时候必须要有parameter项吗？假设我要设计一个状态机，
    那么参数定义的时候应该想到考虑到那些东西呢？
    最好详细点，谢谢！（答案好了多给分）
    没有打错。这是夏老师的书上的一个练习题。 CASE语句不是并行的吗？
    他怎么就执行A=1呢
    哥哥们，回答详细点啊。我可以+分啊

    举报该问题
    推荐答案   2009-07-13
    （1）当ADDRESS得值等于5’b0X000时，问casex执行完后A，B的值是多少？
    A=0;
    B=0;
    casex(ADDRESS)
    5'b00???: A=1;
    5'b01???: B=1;
    5'b10?00,5'b11?00: A=1:
    begin
    A=1;
    B=1;
    end
    endcase
    书上答案：A=1 and B=0 为什么是这个答案啊，非常不理解。请说详细点！
    我来补充一下，case语句确实是并行的，但具体执行的时候是一个一个语句扫描的，也就有点像if elseif。。。。扫描到了一个符合的，就执行，然后就跳出。所以具体在电路设计的时候，一般不允许这么写的，里面所有的case语句都要互斥，然后有一个default，上面这个例子只是做联系么，这个有点像多路器，想想具体的电路就知道了

    （2）设计状态机的时候必须要有parameter项吗？假设我要设计一个状态机，
    那么参数定义的时候应该想到考虑到那些东西呢？
    parameter就是一个宏定义，用起来方便，跟用define来做一样的，为的就是增加RTL代码的可读性。
    考虑的东西么，你状态机的状态的数量，用一个有意义的名字在定义，这些东西全是为了增加可读性。
    谢谢，有问题在联系哦~~~~~
    温馨提示：答案为网友推荐，仅供参考
    其他回答
    第1个回答  2009-07-13
    当然是A=1,B=0啊。当ADDRESS为5’b0X000时执行5'b00???: A=1;然后就结束casex，B的值没有变还是初始值0，A的值则变为1
    CASEX有优先级啊，它先找到5'b00???: 符合5’b0X000当然就执行 A=1啊。
    第2个回答  2009-07-11
    这个是对的，当casex分支选项命中，case语句立即退出
    第3个回答  2009-07-10
    你没打错吧？
    相似回答
    ...编的 VERILOG 不知道错误出在哪里啊 求高手指点!!!答：1、module counter60(clk,clr,ld,en,da,db,qa,qb)后必须有分号同时必须包含所有输入输出口的端口名称；所以应该改为“counter60(clk,clr,ld,en,da,db,qa,qb,c);”2、input[4:1]da;input[4:1]db;output[4:1]qa;output[4:1]qb;这样的4位输入或输出端口最好定义为[3:0];如果你想定义...
    刚开始学习FPGA,为了练习verilog用什么板子比较好,麻烦高手指点一下答：学习verilog或者VHDL不需要买评估板。如果需要验证功能，用仿真工具就可以了。最常用的仿真工具是modelsim. 在百度上搜一下就可以找到，不过就需要了解仿真工具的使用了。这是个小软件，很好掌握。
    有个verilog代码错误,忘大神指点答：调用语法有问题，模块不是函数，推荐使用：module interleaver(clk,reset,x,y);parameter N=71;input clk;input reset;input [7:0] x;output [7:0] y;reg [7:0] leaver;reg [7:0] y1, y2;always @(posedge clk or negedge reset)begin if(!reset)begin leaver <= 0;end else if(N...
    请问怎么用verilog语言来判断一个输入信号是持续高电平还是时钟信号...答：边沿检测，假如要检测的信号是a：if（posedge clk）a1 <= a;assign edge_sig = a1^a;
    verilog Error (10170) 初学者恳求高手指点答：Error (10170): Verilog HDL syntax error at 16_DIV.v(1) near text "16"; expecting an identifier 解释：此错误指出在你的代码第一行文字“16”处有语法错误，期望的是一个标识符，而不是数字。简单理解就是module 名、信号名不能以数字及下划线开始，应以字母开始。另在z=0处还缺少一个...
    哪位高人可以指点下我的verilog程序,实现5分频占空比为50%答：output clk_out;input clk,rst;reg clk1,clk2;// reg clk_out;wire reg_out;wire clk,rst;reg [3:0] n, i;assign clk_out=clk1|clk2;always @(posedge clk)if(rst) begin clk1<=0;n<=0;end else if(n==2) begin n<=n+1;clk1<=~clk1;end else if...
    求大神指点verilog中矩阵的运算应该如何写,包括求逆,乘法等视频时间 63:48
    Verilog 中 怎样让一个module的输出变量的值保持10秒啊?答：方法很多啊，最常用的当然就是用延迟变量了，比如interger一个变量a，当符合条件时（假设为b>1时）将你要输出的变量（假设为c）置一，然后将a设为正好可以延迟十秒的数值，比如如果始终频率是100hz的话那就是a=1000。类似于这样编程：if(b>1)begin c=1;a=1000;end else begin end if(a!=0)...
    在verilog程序中如何定义一个内部使用的寄存器而不作为输出引脚?求各 ...答：//可以如下定义 paremeter INDEX=15; //定义一个参数 reg sum_temp[INDEX:0]; //定义一个十六位的寄存器型中间变量sum_temp
    大家正在搜
    请高手指点的成语请高手指点怎样用气割请高手指点买双色球verilog和vhdl的区别verilog assignfpga verilogverilog是什么verilog语言教程状态机verilog