99问答网
所有问题
Verilog HDL中连续赋值和过程赋值的区别是什么?
我是初学的,希望能详细些,谢谢……
举报该问题
推荐答案 2013-07-19
连续赋值等号右边操作数发生变化就需要执行(上电便一直执行),可简单的认为并列执行;而过程赋值语句,在initial块中,过程性赋值只顺序执行一次,而在always块中,每一次满足always的条件时,都要顺序执行一次该always块中的语句,可简单的认为过程赋值是按顺序执行的。
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/BXWeezzzt.html
相似回答
大家正在搜
相关问题
学习Verilog HDL语言过程中关于三种常用赋值语句的困...
verilog中持续赋值和if的区别
verilog 中<= 和 =赋值的区别
在verilog hdl设计中赋值操作有哪些
verilog中有哪几种类型的赋值语句,说明它们的区别,并举...
Verilog中 赋值语句问题
verilog HDL中wire和reg的区别
verilog 连续赋值问题