verilog 连续赋值问题

Question

书上的题，搞不懂什么意思。
假设
tri0 [4:0] cell_data;
assign cell_data = vq_data;
assign cell_data = tim_ctr;
若 vq_data 和 tim_ctr 均为高阻态z，cell_data 上将出现什么值？

Answer 1

高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定