Verilog HDL语言关键字有哪些?

Question

如题所述

Answer 1

常用的基本如下：
input
output
always
if
else
case
endcase
parameter
reg
wire
inout
begin
end
不常用的那些，建议查看verilog书籍，附录里面有详细介绍。