用连续赋值语句描述一个2选1选择器 用Verilog HDL

如题所述

第1个回答  2015-12-13
难道不是assign D=(Choose)?A:B;么追问

求789答案 大神 完了可以追加100

200都行啊!!!

真是太难了,

追答

这个你可以去论坛上就有啊,还有我觉得你的这个书前面肯定也是有的啊。。。怎么这么懒

追问

有我还问你么?

追答

7. module 2C1(

input A,B,C;
output D;
)
assign D=C?A:B;

endmodule


8.module 4C1(

    input A,B,C;

    input [1:0]D;

    output E;

)


always @(D)

begin

    if(D=1)

        E=A;

    else if(D=2)

        E=B;

    else if(D=3)

        E=C;

    else

        E=D;

end

endmodule

9.把8里面的if-else换成case,和c里面的switch很像的用法

相似回答