• 所有问题

    • Verilog HDL要用什么软件仿真？

    如题所述

    举报该问题
    推荐答案   2012-04-03
    比较多的有MODELSIM。
    如果是IC设计的话，用NC-VERILOG更好，其时序仿真的效率更高。
    温馨提示：答案为网友推荐，仅供参考
    其他回答
    第1个回答  2012-04-01
    modelsim 或 quartus自带的波形文件仿真
    第2个回答  2012-04-06
    modelsim
    相似回答
    请问用什么软件来编写verilog语言?答：1. Xilinx ISE：这是一款由Xilinx公司开发的集成电路设计软件，包含了用于编写、仿真和验证Verilog代码的工具。它支持多种FPGA设计，是学习和开发FPGA的常用工具之一。由于其与Xilinx硬件的高度兼容性，使得在Xilinx FPGA上的开发变得相对简单。2. Cadence Icarus Verilog：这是一款开源的Verilog编译器和仿真工...
    如何用Quartus II对用Verilog HDL语言编写的源码进行仿真答：要使用QuartusII 进行仿真，首先进行代码编译。代码输入完成后，点击start compilation按钮开始编译，编译完毕后，点击新建按钮，新建一个WaveForm文件。然后打开Node Finder，将Pin选择为 All，然后点击 find 按钮，将会将你的代码中的所有输入输出管脚都显示出来，用鼠标选择所有管脚，拖动到WaveForm文件的波形显...
    什么是仿真,常用的veriloghdl仿真器有哪些答：仿真就是验证，写一个测试的verilog来验证设计的verilog功能是正确的。目前有三大验证工具，cadence的ius，synopsys的vcs和mentor的modelsim。国产的不知道华大有没有，没听说过倒是。
    ...Quartus II 、Modelsim与Signaltap II的基本使用答：Modelsim是HDL语言仿真软件，通过编写虚拟输入观察仿真输出，验证verilog文件逻辑正确性。Modelsim优点包括无需开发板即可检查verilog文件逻辑，以及模拟复杂输入观察难以现实观察的输出。Signaltap II是一款调试工具，生成FPGA内部的逻辑分析仪，通过获取输入输出信号，实时在视图上展现，便于观察实际输入输出。与...
    verilog用什么软件编写vcs答：Verilog编程通常使用ALTERA公司的VCS工具进行编译和调试，尤其是针对ALTERA器件。对于仅仅进行仿真，Modelsim是一个常见的选择。Verilog HDL，一种类似于C语言的硬件描述语言，上手相对容易。在设计过程中，设计师会采用“自顶向下”的策略，将复杂功能分解为简单的模块，每个模块提供基础结构。系统级设计师首先...
    verilog用什么软件编写vcs答：verilog用ALTERA软件编写vcs。如果只是仿真的话，可以使用modelsim；如果要对程序进行编译、综合、烧写且调试的话，可以使用altera公司的quartus ii和xilinx公司的ise软件。这几种软件我都用过，网上都可以下到相关的安装软件。verilog hdl是一种硬件描述语言，跟C语言有点像，比较容易上手。verilog设计：描述...
    quartus ii和modelsim有什么区别?答：quartus ii是综合性PLD/FPGA开发软件。modelsim：modelsim是HDL语言仿真软件。二、特点不同：1、quartus ii：支持包括原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。2、modelsim：提供友好的仿真环境，是业界唯一的单内核...
    ...Quartus2下的VHDL和Verilog HDL文件的差别,另外作为仿真软件...答：VHDL是美国军方开发的语言，verilog是在VHDL之后出来的语言。VHDL规范性较强，verilog和C类似很灵活也很好学。总的来说，verilog的市场比较大。仿真软件的话，其实主要是看波形，你可以使用quartus嵌套modelsim来仿真，modelsim的波形分析功能要强大得多。
    ...II对用Verilog HDL语言编写的源码进行仿真 ?答：1.首先创建一个工程，再在new中新建添加verilog文本，再进行编译！2.编译成功后，到file——create/update——create symbol Files for current 3.成功后到New——Block diagram/Schematic File——在空白处点击鼠标右键——insert——symbol——选择project 文件夹下的子文件，点OK键——再在空白处点击...
    大家正在搜
    硬件仿真用什么软件仿真软件multisim怎么用做仿真用什么软件虚拟仿真用什么软件做虚拟仿真用什么软件开发运动仿真用的什么软件pcb仿真用什么软件dsp用什么仿真软件用什么软件做动态仿真好
    相关问题
    Verilog HDL要用什么软件？
    Verilog HDL 用什么软件仿真
    Verilog_HDL用什么软件最好啊？
    Verilog HDL 需要用什么软件仿真呢？
    verilog hdl怎么仿真
    如何用Quartus II对用Verilog HDL语言编写...
    verilog HDL开发工具常用有哪些
    关于Verilog HDL的一个程序~~我是初学者，有一个程...