什么是仿真,常用的veriloghdl仿真器有哪些

Question

如题所述

Answer 1

仿真就是验证，写一个测试的verilog来验证设计的verilog功能是正确的。目前有三大验证工具，cadence的ius，synopsys的vcs和mentor的modelsim。国产的不知道华大有没有，没听说过倒是。