用VHDL语言描述一个带异步复位的边沿D触发器

Question

如题

Answer 1

architecture rexample of dff_logic is
begin
process(clk,reset)begin
if reset=`0` then
q＜＝d;
elsif rising_edge(clk) then
q＜＝d;
end if ;
end process;
end rexample;