1:话说50M到200M应该叫倍频。
2：打开工程---tools--下拉选中MagaWizard Plug-In Manger--选中第一项新建一个定制IP-next-选择IO项目--ALTPLL。输入生成语言，支持器件系列和输出目录
next----设置输入时钟50M--
NEXT--设置一些使能引脚或者复位引脚，不做调整(也可以勾去默认的复位和锁定信号)
----next---使能c0，设置输出倍频系数--4:1-
-next---不用c1（如果你不需要的话），可以不设置--一路next--直到finish。
温馨提示：答案为网友推荐，仅供参考
第1个回答 2018-01-30
前面的你就自己写了 我就写关键的地方
reg [25:0] cnt; //cnt为计数寄存器
always @(posedge clk or negedge rst_n) //这里的clk为50M时钟输入
if(!rst_n) cnt<=26'd0;
else if(cnt==26'd50000000) cnt<=26'd0;
else cnt<=cnt+1'b1;
对verilog 我也不是很熟 我想的话 应该是这样写的 如果有错 还请指教 谢谢
reg [25:0] cnt; //cnt为计数寄存器
always @(posedge clk or negedge rst_n) //这里的clk为50M时钟输入
if(!rst_n) cnt<=26'd0;
else if(cnt==26'd50000000) cnt<=26'd0;
else cnt<=cnt+1'b1;
对verilog 我也不是很熟 我想的话 应该是这样写的 如果有错 还请指教 谢谢
相似回答