quartus ii如何将verilog 代码转换为 元件形式的原理图吗,就是与非门搭建的原理图

Question

如题所述

Answer 1

编译通过


Tools > Netlist viewer > RTL viewer

选中相应的symbol上，点击上面的“→”箭头，可以看到原始的由门和触发器搭建的电路图。

Answer 2

首先打开你写好的文件，点击FILE---->Create/Update----->Create symbol files for current file 之后会编译。完成之后，就可以在元件库了找到转换之后的元件.

Answer 3

Tools选项里面有个RTL viewer，可以试试！

Answer 4

RTL Viewer