如何把Verilog II语言转换成电路图

我设计了一个频率计，请教大神们我如何在Quartus II中把Verilog语言转换成电路图？

举报该问题

这个我也没学好不大记得估计是file->creat update->creat symbol file for current file
然后会在project这个目录下产生你要的元件错了别笑哦

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/B7XjWXtOv.html

第1个回答 2018-10-12

tools里的netlist viewers 然后 RTL Viewer

相似回答

大家正在搜