在quartus中如何把vhdl程序变成一个个元件组成的电路图？

Question

谢谢

Answer 1

　　先把设计编译一次，然后在设计文件上右键选择locate in rtl viewer即可。

　　Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

Answer 2

我估计你要看的是rtl级的电路图
把设计编译一次后在设计文件上右键选择locate in rtl viewer本回答被提问者采纳