verilog怎么写延时程序

Question

在状态转换后先延时一定时间，然后再执行该状态应执行的判断和赋值等，怎么做

Answer 1

把状态判断和赋值放入 if 的定时器里面，如：

S1:    

    if( C1 == Time )
        begin 
                if( result_con )
                        state <= S3;
                else
                        state <= S2;
        end
    else
        begin
                C1 <= C1 + 1'b1;
                Time <= 10'd100;
        end

Answer 2

加个 # 带个数字，就是延时

Answer 3

搞个计数器计时啊