数字电子技术中JK触发器clk前有圈为什么时序图还是下降沿输出变化,书上明明说带圈时在上升沿输出变

如题所述

JK触发器可分为脉冲触发和边沿触发两种。

    如果是脉冲触发,就是CP端没有类似于大于号符号的,那么如果前面没有非号,表示正脉冲触发,所以输出是在下降沿发生变化(一个正脉冲,先低再高然后再变为低,所以是在下降沿处发生变化);如果有非号,说明是负脉冲触发,最后的边沿就是上升沿,所以输出在后面的上升沿处发生变化。

    如果是边沿触发,也就是CP端有类似一个大于号的符号,这个就简单了,CP端无非号就是上升沿处输出发生变化,有非号就是下降沿输出发生变化。这个教材上没有说清楚,但你可以照此理解,肯定没错!

温馨提示:答案为网友推荐,仅供参考
第1个回答  推荐于2018-03-16
你看错了或者理解错了,CP端有一个大于号一样的符号的是上升沿,有圈圈是表示非门,上的非当然是下,所以是下降沿咯,不信你带图我解释给你听本回答被网友采纳
第2个回答  2018-03-16
在课本上我也看到了,那是因为有个延迟触发标志﹁,带圈的低电平延迟不就是上升沿了吗