99问答网
所有问题
verilog 中的always @ ( * )是什么意思?
如题所述
举报该问题
其他回答
第1个回答 推荐于2018-03-20
楼上正解,就说,所有的值改变都可以触发always里面运行
本回答被网友采纳
第2个回答 2011-08-30
就是alway里面的所有信号敏感。无本回答被提问者采纳
第3个回答 2011-08-30
具体问题具体分析。
相似回答
大家正在搜
相关问题
在Verilog里边 always@(*)语句是什么意思?
Verilog hdl 中always @(negedge ...
在Verilog HDL语言中,always @ (*) 是...
verilog 里面,always和always@(*)有区...
verilog always @(a,b)是什么意思?是不是...
verilog always @(a,b)是什么意思?是不是...
verilog中@ (*)是什么意思
在Verilog中always有以下几种用法我搞不懂区别和意...