verilog hdl编程，怎样能节省滤波所使用的寄存器数量

如题所述

举报该问题

推荐答案 2017-04-13

你可以在FPGA内嵌入一个小型的MCU，然后用C/C++进行编程就可以了
你在用SOPC设计软核时，选择Verilog
你就可以看到用Verilog语言编写的完整的IO操作

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/vtWBOvWOWzjWvvWjvvO.html

相似回答

电子信息工程专业对电脑的配备要求吗?视频时间 00:50

电子信息工程专业需要配备电脑吗答：需要的。电子信息工程主要研究信息的获取与处理，电子设备与信息系统的设计、开发、应用和集成，有时需要用电脑运行各种仿真软件。学习电子信息工程自己还要动手设计、连接一些电路并结合计算机进行实验，对动手操作和使用工具的要求也是比较高的。譬如自己连接传感器的电路，用计算机设置小的通信系统，还会参观一些...

大家正在搜

verilog hdl和vhdl verilog hdl 程序设计 verilog hdl pdf版 verilog和vhdl的区别 verilog hdl 快速入门 veriloghdl的可执行文件 verilog hdl入门 verilog hdl语言 verilog hdl端口类型

用Verilog HDL编程设计8位左右移移位寄存器电路。

写出4位串入、串出移位寄存器的verilog HDL描述(要...

verilog hdl 中的寄存器数组可以按位复赋值吗？如果...

如何在c程序中编程检测32位寄存器中的某位是否为1

Verilog编一个八位移位寄存器，单向的就可以了

移位寄存器 verilog代码

verilog中寄存器类型能不能作为输入

Verilog 语言如何定义一个数组？