第1个回答 2020-06-27
1. 检查所有的芯片封装图引脚是否有误
2. 使用protel的Tools->ERC电气规则检查，根据其生成的文件来排错
3. 检测所有的网络节点net是否都连接正确(重点)
一般容易出现的错误
(1) 本来两个net是应该相连接的，却不小心标得不一致，例如我曾经把主芯片的DDR时钟脚标的是DDR_CLK，而把DDR芯片对应的时钟脚标成了DDRCLK，由于名字不一致，其实这两个脚是没有连接在一起的。
(2) 有的net只标出了一个，该net的另一端在什么地方却忘记标出。
(3) 同一个net标号有多个地方重复使用，导致它们全部连接到了一起。
4. 检测各个芯片功能引脚是否都连接正确，检测所有的芯片是否有遗漏引脚，不连接的划X
芯片的功能引脚一定不要连错，例如我使用的音频处理芯片有LCLK、BCLK、MCLK三个时钟引脚，与主芯片的三个音频时钟引脚一定要一一对应，连反一个就不能工作了。
是否有遗漏引脚其实很容易排
5. 检测所有的外接电容、电感、电阻的取值是否有根据，而不是随意取直
6. 检查所有芯片供电端是否加了电容滤波
7. 检测系统所有接口电路
8. 检查各个芯片是否有上电、复位的先后顺序要求，若有要求，则需要设计相应的时延电路。
9. 检查各个芯片的地，该接模拟地的接模拟地，该接数字地的是否接的数字地，数字地与模拟地之间是否隔开。
10. 观察各个模块是否有更优的解决方案(可选)
其实，刚刚设计原理图初稿时，往往没有想那么多，当整个系统成型后，你往往会发现其实很多地方是可以改进可以优化的。我们项目中的电源模块前前后后改版了4次，每过一段时间往往又发现了更好的解决方案，现在的电源方案又简洁又实用，效果也高很多，我想这就是不断改进不断优化的好处吧!本回答被网友采纳