verilog 的assign 可以这样用吗？ verilog 的assign 可以这样用吗？

Question

verilog 的assign 可以这样用吗？ verilog 的assign 可以这样用吗？ 如：assign K =（11'd1024＜＜23）/23，也即又端是一个计算表达式，可以这样吗？

Answer 1

assign K =（11'd1024＜＜23）/23；

这个不好综合呀，关键是 / ，需要另外调用一个除法器。硬件描述语言不同于C语言。
你要考虑是否可以综合成实际电路assign K =（11'd1024＜＜23）；这个是可以的。不过K的位数要定义清楚。

如果只是做做仿真应该是可以的，没什么问题，但是要转换成最终电路就不能这么简单了。

Answer 2

不过最右端有个除法,如果里面没有常量的情况下,是有问题的.因为除法很复杂,一般来说是时序电路

Answer 3

可以

Answer 4

我觉得可以

Answer 5

除法是很有问题的