Nehalem处理器的缓存架构相对于之前的奔腾4、酷睿2产品，也有了较大的变化。随着45纳米制程的引入，酷睿2处理器的最大L2缓存已经达到12MB，类似于FSB，继续无休止地提升L2缓存并不一定能带来明显的效能改善，因此在Core i7(酷睿i7)上，我们看到了一个全新的缓存架构。
从Core i7的缓存架构示意图可以看出，它选用了共享L3缓存的方式来暂存数据。桌面级四核心处理器的产品动用了8MB L3缓存。4个核心除了共享8MB L3缓存外，每颗核心内部还单独具备256KB的L2缓存，另外还为每颗核心配备了与Core架构极为类似的64KB L1缓存。
这里必须说一下缓存延迟问题。45纳米酷睿2处理器的L2缓存延迟周期为15，而Intel工程师表示Nehalem架构的L3缓存可以达到30-40周期，不过每颗核心独立拥有的通用L2缓存周期只有12，因此L3带来的高延迟问题一定程度上由L2进行了弥补。另一方面，4颗核心共享L3缓存，在数据命中失败后可直接重新从内存寻找数据，而不是在缓存中重新进行侦测。Intel称Nehalem上的L3缓存为Smart Cache，想必也是因为这些原因。
SSE4.2指令集加入 办公性能大幅提升
45纳米加入了SSE4.1指令集，令处理器的多媒体处理能力得到最大70%的提升。在Nehalem架构的Core i7处理器中，SSE4.2指令集被引入，加入了STTNI（字符串文本新指令）和ATA（面向应用的加速器）两大优化指令。
STTNI主要针对XML进行文档和数据处理进行优化，使这一方面的应用性能达到上一代产品的3.8倍。ATA则主要增加CRC32计算校验码，另一方面让POPCNT用来计算一个16/32/64位整数里面中多少个为1的位。
目前Intel C++ Compiler 10.x和Microsoft Visual Studio 2008 VC++均已经实现了对于SSE4.2的支持。具备SSE4.2指令集的Nehalem Core i7处理器在办公应用中的性能将得到大幅度提。
