vhdl设计一个六进制可逆计数器输入为1时加计数,输入为0时减计数

如题所述

根据题意,电路最多需要4个状态,因此需要两片D触发器。设触发器输出Q1Q0,因此可以得出电路的状态转换图,由状态转换图可以画出次态卡诺图。

因此可以根据驱动方程和输出方程画出逻辑图。

追问

谢谢啦,能用vhdl帮我写一下吗😂

温馨提示:答案为网友推荐,仅供参考
相似回答