Verilog HDL设计一个20进制可逆计数器，具有置数、清零、计数功能。求源程序，仿真电路图和波形图

如题所述

举报该问题

推荐答案 2017-05-27

预置数起直接预先设置数送入QA至QD输功能同步预置指CP预置异步预置指随预置要条件满足
比想要重3始计数9用输10.1100用QCQD1信号相与信号控制预设值控制信号预设DCBA0011（3）直接输入输输9直接跳3原10预置3继续计数

针60进制用两76161级联位芯片利用1001（9）QAQD相与接十位CP输入端实现进位同利用信号经非门翻转接同步预置LDDCBA预置0000实现计数9CP进位跳0十位芯片利用异步清零功能0110（6）用QCQB1信号与非接清零控制RD,60即变0即完0-59计数

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/WOtWBvz7teezjtWWOvX.html

相似回答

如何实现CPLD计数功能的调试??答：CPLD/FPGA的设计开发采用功能强大的EDA工具,通过符合国际标准的硬件描述语言(如VHDL或VERILOG-HDL)来进行电子系统设计和产品开发,开发工具的通用性,设计语言的标准化以及设计过程几乎与所用的CPLD/FPGA器件的硬件结构没有关系,所以设计成功的逻辑功能软件有很好的兼容性和可移植性,开发周期短;易学易用,开发便捷。尽管C...

FPGA/CPLD应用设计200例的目录答：22采用VHDL语言设计的数字频率计1.23数字显示频率计1.24简易数字频率计设计1.254位数字频率计1.26采用VerilogHDL语言设计的频率计1.27简易频率计电路设计1.28简易频率计设计1.29电子数字钟1.30采用VerilogHDL语言设计的电子数字钟1.31采用VHDL语言设计的电子数字钟1.32电子时钟电路设计1.33计时器1....

求“数字钟课程设计报告”答：一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰ...

双六十进制电路实现什么功能答：一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知,其为双2-5-10异步计数器,并每一计数器均有一个异步清零端(高电平有效)。秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可。CPA(下降没效)与1HZ秒输入...

大家正在搜

一位十进制可逆计数器设计 125进制可逆计数器的设计实现一个十进制的可逆计数器十进制加减可逆计数器的设计十进制可逆计数器有哪些三进制可逆计数器五进制可逆计数器四进制可逆计数器十进制可逆计数器