99问答网
所有问题
怎样用Quartus II 的锁相环将50MHZ分为240HZ
ED2有一个50MHZ的晶振,如果不加外部晶振,用锁相环PLL怎样将50MHZ分成240HZ?是不是要用几个锁相环呢?
二楼。。。怎样自己编一个呢?
举报该问题
推荐答案 2010-05-20
240Hz相对于你的50MHZ有晶振频率很高,所以自己偏一个就可以,用quartus自带的PLL实现的话输出频率是受输入频率限制的,真想用自带PLL实现的话只能用多个PLL实现,这样太浪费资源了!
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/WBzXvtzWt.html
其他回答
第1个回答 2010-05-21
http://wenku.baidu.com/view/5bc1f50f76c66137ee061937.html
去这参考着自己写吧,好像PLL只支持1——4倍整数分频 我用的cyclone 2,其他的去参考器件手册 。要经过多次分频完成,不是一个程序本回答被提问者采纳
第2个回答 2010-05-18
求答案中
相似回答
CPLD,晶振是
50MHZ
的,
怎么
能分频得出15M,求大神指点。最好是附上VHDL语 ...
答:
有3种办法:
直接利用开发工具(Quartus II或者ISE)中的IP Core将50MHz的时钟信号分频至15MHz
;先利用开发工具(Quartus II或者ISE)中的IP Core将50MHz的时钟信号3倍频至150MHz,然后再将其10分频,就得到15MHz的时钟分支信号了;采用锁相环技术设计非整数分频电路,参阅《FPGA/CPLD应用设计200例》(...
使用
verilog语言实现分频器
将50MHZ分为
1hz和5
hz
答:
你好,使用以下程序即可,
使用时只需改变N值,N的取值大小请看注释
,此程序适合对任意时钟的整数分频(包括奇偶),此程序已通过验证。根据你的情况,想得到1HZ,N取50000000即可;想得到5HZ,N取10000000即可。/ Author:Bob Liu E-mail:
[email protected]
Device:EP2C8Q208C8 Tool:Quartus 8....
verilog 倍频程序
答:
一般的FPGA里面有多个PLL, DLL模块, 用于产生高质量时钟信号,供特定单元使用.基本的备频原理是由模拟电路提取低频的高次谐波, 再整形输出. 高次谐波衰减厉害,备频效率都不高.1Hz到4kHz是不可能一次完成的. 建议买个24M
Hz
晶振挂在适当的时钟脚, 然后利用PLL分频. 本回答由网友推荐 举报| 答案纠错 | 评论 3 ...
如何
在
quartusII
里面将1hz的信号倍频为100
hz
?用PLL还是Verilog?求高手...
答:
本来倍频应该是用PLL的,但是
QuartusII
里面的PLL估计没法选择1Hz的信号做输入吧?你可以试试看能不能配1Hz输入,估计是不行。一般不会用Verilog,当然可以用Verilog做一个
锁相环
,那就比较复杂了。几句话说不清楚了
七段数码管动态显示实验问题
怎么
办
答:
打开File..New,新建一个.v文件。输入以下程序:module int_div(clk, div_out);input clk;output reg div_out;reg [31:0] clk_div;parameter CLK_FREQ = 'D50_000_000; //系统时钟
50MHz
parameter DCLK_FREQ = 'D10; //输出频率10/
2Hz
always @(posedge clk)beginif(clk_div < (C...
lpm是什么意思
答:
1、LPM(FPGA参数化模块库):LPM即参数化模块库(Library of Parameterized Modules),是Altera 公司FPGA/CPLD设计软件
Quartus
II
自带的一些宏功能模块,如:
锁相环
(PLLs), LVDS,数字信号处理(DSP) 模块等。这些功能是对Altera器件的优化,设计者在用这些模块时,不耗用器件的逻辑资源(Logic Cell)。2...
LPM是什么单位
答:
LPM是光学术语线数度, 即 lines per millimetre 的简称,作为拟定镜头及菲林的清晰度,是Altera公司FPGA/CPLD设计软件
QuartusII
自带的一些宏模块,如:
锁相环
、数字信号处理等。这些功能是对Altera器件的优化,设计者在用这些模块时,不耗用器件的逻辑资源,LPM用于表示水泵容量升或者分钟。
LPM是什么单位
答:
LPM计量单位名称:升/分钟 LPM即参数化模块库(Library of Parameterized Modules),是Altera 公司FPGA/CPLD设计软件
Quartus
II
自带的一些宏功能模块,如:
锁相环
(PLLs), LVDS,数字信号处理(DSP) 模块等。这些功能是对Altera器件的优化,设计者在用这些模块时,不耗用器件的逻辑资源(Logic Cell)。
求助:基于FPGA的3倍频电路
答:
直接用IP核3倍频不就完事了
大家正在搜
锁频环和锁相环
为什么要用锁相环
怎样将一个一分为三
锁相环三部分
锁相环鉴相器
锁相环的实现
锁相环相位噪声
锁相环的组成
锁相环的基本原理
相关问题
如何在quartusII里面将1hz的信号倍频为100hz?...
请问如何在fpga开发中使用verilog语言将1hz信号变...
verilog中,直接用计数器来进行50MHz到1Hz的分频...
CPLD,晶振是50MHZ的,怎么能分频得出15M,求大神指...
quartus ii 中有没有全数字锁相环的IP核
用FPGA自带的锁相环(PLL)配置两个时钟是出问题了,求解...
FPGA锁相环 pll 进行倍频时 有没有最高倍频的限制 c...
20M时钟如何转换为16M时钟,用的是verilog编程,在...