谁能帮我设计一个10~1000分频的分频器啊。要求50%占空比。

如果回答好的话。追加20分哦。

举报该问题

第1个回答 2010-05-31

根据你所选的晶振和MCU来计算你的最高分频，其他的就都好说了本回答被提问者采纳

相似回答

10分频的分频器20占空比答：50%。偶数分频器的设计较为简单，用一个简单的计数器就可以实现。当计数到（N/2-1）时，让输出状态翻转，并将计数器清零，这样输出的信号就是输入时钟的N分频了。当10分频的分频器，20占空比即20分频即N=20，占空比50%。占空比是指在一个脉冲循环内，通电时间相对于总时间所占的比例。占空比(DutyR...

实际IC中的50%占空比3分频器电路怎么做答：设计一个实际IC中的50%占空比3分频器电路，首先需要理解基本的时钟分频原理。二分频电路是实现这一目标的关键步骤之一。例如，D触发器可以实现二分频，其输出波形总是保持50%的占空比。因此，可以通过先将输入信号进行二倍频处理，然后再进行二分频操作，从而实现所需的3分频效果。具体来说，首先需要将输入...

怎样设计一个周期为10s,占空比为50%的方波输出信号?答：用C语言实现的，先要定义好定时器的初值不管你使用多大的晶振，使用51单片机，一般都是12分频出来，也就可以得出一个机器周期机器周期=12/n(n指晶振频率)，假设你要定时的时间为M 那么定时的初值为：M/机器周期=初值；TH0=（65536-初值）%256；TL0=（65536-初值）/256；将（65536-初值）所得的...

信号发生器输出的方波占空比为50%,怎么来改变这个占空比?答：2：信号发生器输出的方波占空比为50%，要改变这个占空比，采用后一种途径，即用PWM控制器输出的信号直接控制BUCK变换器，而在保持导通时间不变的情况下将其信号进行二分频，得到占空比减半的信号来控制单端反激变换器。3：具体实现电路如下图(a)所示，源信号经分频器二分频，得到频率减半的信号，再与源...

如何用计数器实现任意分频答：偶数分频（2N）：偶数分频最为简单，很容易用模为N的计数器实现50%占空比的时钟信号，即每次计数满N（计到N-1）时输出时钟信号翻转。奇数分频（2N+1）：奇数分频使用模为2N+1的计数器，让输出时钟在X-1（X在0到2N-1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50%（应为 ...

10分频的分频器,20占空比答：1.偶数分频器相信大多数朋友在学习FPGA过程中接触到的第一个实验应该就是偶数分频器了，偶数分频器的设计较为简单，用一个简单的计数器就可以实现。比如要实现一个N分频（N为偶数）的分频器，可以先写一个计数器，当计数到（N/2-1）时，让输出状态翻转，并将计数器清零，这样输出的信号就是输入...

数电难点(四) 分频器答：分频器的核心作用是将输入的时钟信号cp1，通过n个周期转换生成一个新信号cp2，且满足cp1经过n个周期，cp2经过1个周期。设计分频器等同于设计序列发生器，序列长度为n。偶分频设计 偶分频电路能确保50%的占空比，调整序列中1的数量即可实现任意占空比。奇分频设计奇分频设计稍显复杂，但其本质与偶分频...

用VHDL设计一个数控分频器电路,要求三分频,占空比50%。答：不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。最后分出假设就是10Msignal clk10MHZ :std_logic; beginprocess(clk,rst)variable cnt:integer:=0;if rst='0' then 清零，这个应该会写吧elsif clk上升沿来临 then （用rising...

求一个占空比50%的三分频电路图答：先采用CD4017计数器做个六分频的，然后用D触发器做个二分频的，以获得占空比50%的输出信号；当然可以采用其他计数器来得到六分频信号，只是还需要增加一些门电路才可；

大家正在搜

用VHDL设计一个数控分频器电路，要求三分频，占空比50%。

用vhdl设计一个十二分频器，占空比为50％

用VHDL语言设计一个占空比为50%的六分频器

五分频电路，要求占空比为50%

用verilog语言设计一个输出50%占空比的9分频器

用verilog实现占空比为50%的分频器

EDA，设计一个1000分频的分频器？

用74LS161计数器构成占空比为50%的6、10、30分频...