• 所有问题

    • 如何用ISE软件将verilog语言编写的程序转换为电路图？谢谢!

    如题所述

    举报该问题
    推荐答案   推荐于2016-11-29
    电路图？你是说RTL级图么？
    可以在综合下面的分类中找到这一选项，点synthesize前面的+号，下面有View RTL Schematic,双击后弹出一个向导，选择第一项，然后把弹出窗口的所有+号都打开，选中所有内容，点add，然后就可以create schematic了
    温馨提示：答案为网友推荐，仅供参考
    其他回答
    第1个回答  2010-07-27
    RTL级的原理图看起来还不如直接看verilog呢
    第2个回答  2010-07-27
    既然是RTL级的编程，你再回看电路图？不知意图？
    如果做后端的综合和DFT或是形式验证也许有必要
    相似回答
    请问用什么软件来编写verilog语言?答：软件答案：编写Verilog语言常用的软件有Xilinx ISE，Cadence Icarus Verilog，以及ModelSim等。Verilog HDL主要用于描述计算机硬件结构和行为。以下是关于这些软件的 1. Xilinx ISE：这是一款由Xilinx公司开发的集成电路设计软件，包含了用于编写、仿真和验证Verilog代码的工具。它支持多种FPGA设计，是学习和开发FP...
    Quartus II软件与ISE软件分别是干什么用的?答：QuartusII是Altera公司的综合性CPLD/FPGA开发软件，可以完成从设计输入到硬件配置的完整PLD设计流程，内嵌自有的综合器以及仿真器，有原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式。ISE是Xilinx公司的硬件设计工具。通过和DSPBuilder工具与Matlab/Simulink相结合，可以...
    Verilog如何使用除法?答：应当调出使用ISE中的除法器的ip核,直接写除号不能综合，在HDL中直接写乘除号都不能综合出电路的,那是留给访真用的语法。Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language)，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所...
    如何用vivado将ucf转成xdc答：ISE： 147 Vivado：20141 使用的芯片：ZYNQ系列中的xc7z020-clg400-2（设计全部在PL中实现）待测试程序：一个用来做实时仿真的模型（算下来有140424行Verilog代码）。为了减小硬盘的延迟影响，作系统和软件都安装在SSD上面，而把工程文件放在RAMdisk上面（因为综合、实现的过程都需要大量的小文件读取作）。
    verilog用什么软件编写答：verilog编程的软件平台除了Quartus还有Xilinx公司提供的ISE平台，是相对容易使用的、首屈一指的PLD设计环境 ！阅读链接：Xilinx公司的ISE开发设计软件的工程设计流程，具体分为五个步骤：1.输入（Design Entry）2.综合（Synthesis）3.实现(Implementation)4.验证（Verification）5.下载（Download）。
    Verilog HDL选择VHDL还是verilog HDL?答：在设计过程中，HDL语言如Verilog被设计人员用于逻辑仿真和逻辑综合，这是设计数字电路及其产品的重要步骤，它提供了高效且便捷的设计工具。例如，Altera公司提供了MAX+PLUS II和Quartus II这样的开发软件，而Xilinx公司则推荐Foundation ISE，这些都是常用的Verilog HDL开发工具。
    FPGA和VHDL的关系答：使FPGA变成我们设计的那种电路图，C语言等是软件语言，芯片执行的时候是一条条执行，而VHDL是硬件语言，执行的时候是并行的，就是所有的语句块同时执行。VHDL是一种语言，是一种硬件语言，可以编出我们要的电路图。FPGA是一种芯片，里面全是门电路，触发器，通过VHDL程序的要求完成门电路的连接。
    verilog用什么软件编写vcs答：verilog用ALTERA软件编写vcs。如果只是仿真的话，可以使用modelsim；如果要对程序进行编译、综合、烧写且调试的话，可以使用altera公司的quartus ii和xilinx公司的ise软件。这几种软件我都用过，网上都可以下到相关的安装软件。verilog hdl是一种硬件描述语言，跟C语言有点像，比较容易上手。verilog设计：描述...
    急求一篇关于Multisim和Protel DXP的学习心得,1000字左右,请各位大侠帮...答：混合模拟仿真包括真正的混合3f5 compliant混合电路模拟器电路图编辑的无缝集成,使用户可以直接从电路图进行模拟,而不需要网表输出输入数字SimCode语言对Xspice的扩展使得可以进行数字程序传播延迟的模拟、输入和输出加载以及独立电源状态。全面的分析,包括AC、小信号、瞬态过程、噪音和DC转换等。用来测试零件变化和公差影响...
    大家正在搜
    用高级程序设计语言编写的程序高级程序语言编写的程序称为使用高级语言编写的程序为verilog用什么软件编写verilog语言和vhdl语言高级程序语言的编译程序属于什么c语言编写的程序被称为verilog编程软件编译verilog用什么软件
    相关问题
    用ISE Verilog编写的程序顶层模块视图显示不出来
    verilog 程序如何转化成原理图？
    怎么把verilog变成电路
    maxplus2中如何将verilog代码转换成电路图？
    max plus如何将verilog转化为电路图,在线等！多...
    怎样在ISE软件中用verilog 语言进行连线
    在quartusii7.1版本中利用verilog语言编了一...
    在ise中,当编写好某一元件的代码后,怎么生成原理图