求高人指点：如何用verilog HDL实现延时1毫秒、2毫秒？芯片的时钟频率为50NHz。感激不尽……

Question

如题所述

Answer 1

用计数器，50MHz时钟，那一个时钟周期就是20ns，1ms就需要计数到50000，
2ms就计数到100000追问

谢谢。但还有一点不大明白：像单片机有机器周期一说。例如51系列1个机器周期对应12个时钟周期，如果时钟是24MHz的话，延时1微秒就需要两条汇编语言。verilog HDL需不需要类似的计算呢？

追答

还是需要的

追问

那怎么知道verilog HDL一条语句对应多少机器周期呢？在哪里能看到？

追答

没有这个说法，语句执行基本不需要时间，最后都综合成硬件电路
主要是根据你的时钟作基准，然后根据你的verilog描述，你想让他几个时间周期完成都可以