verilog编译时怎么设置软件，使程序占用逻辑更少

Question

verilog编译时怎么设置quartus ii软件，使程序占用逻辑更少

Answer 1

Verilog所设计的电路，其占用逻辑的多少很大程度上是取决于你写HDL代码时的电路架构和编码风格。当然，有时候，依据相关EDA软件(如Quartus)推荐的编码风格(coding style)，有助于最终实现电路的优化。追问

怎么调整编码风格呢

怎么调整编码风格呢

追答

那说起来内容就不少了，要找本相应的书籍看看。