99问答网
所有问题
vhdl语言中if语句里条件句到底要不要加括号?
因为我看书里面有些加了括号有些没有,有点疑惑,难道的还要分不同类型的吗?
举报该问题
推荐答案 2016-02-01
没有歧义的的话可以不加:
if dht_en='1' and dht_color="00" then
加括号是为了不产生歧义(下面如果把括号去掉,意思完全变了):
if (state=s1 or state=s2) and datain_en='1' then
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/zt7jB7tBtvXW7eXeee.html
其他回答
第1个回答 2016-01-18
可以加,也可以不加,没有区别。
相似回答
VHDL语言中
BEGIN、END、
IF
、ELSE、ELSIF是怎么用的啊? 高手详解(通俗...
答:
begin时开始的意是,用在结构体中,进程下面也要有begin,end是结束的意思,实体,结构体及其他的语句都需要在尾端用END来结束,if,else,elsif都是顺序描述
语句if语句里面
单分支if语句 if
条件
then 顺序语句;end if;二分支if语句 if 条件 then 顺序语句;else 顺序语句;end if;多分支if语...
VHDL
下如何实现在
if语句
下运行process?
答:
如果在
if语句
中尝试使用process语句,将会导致编译错误。这是因为
VHDL
设计
语言的
规范要求,if语句只能包含顺序执行的语句,而process语句是并行执行的,两者不能混用。为了满足硬件设计的需求,VHDL提供了一种特殊的语句结构,即sensitivity列表,可以将顺序语句转换成并行语句,从而实现对输入信号的实时响应。在...
在
vhdl语句
中begin...end之间的赋值语句和
if语句
是并行
的
吗?
答:
是的,你的这个写法毫无疑问,所有语句都是并行的
。而且,个人也很赞同这种写法。有一种情况,对同一个信号多次赋值,比如:a <= x"00";if cond1 = true then a<= x"01";elsif cond2 = true then a<= x"02";end if;看起来不太并行,其实相当于:if cond1 = true then a<= x"01"...
VHDL中
怎么在确认一个
条件语句
之后执行多个顺序语句。
答:
VHDL里if
后的语句都是并行执行的,没有先后之分,如 A<='1';B<='0';if(C)then A<=A AND B;B<=A OR B;end if;结果A 是'0',B是'1'。非要追求顺序的话只能是B<=(A AND B) OR B;VHDL只是描述语言,不是逻辑语言
大家正在搜
相关问题
VHDL中用IF语句表达两个条件至少满足一个,这样写对吗?
VHDL中if语句条件句由什么构成
关于C语言中if语句后面是否加括号的问题。这里是加了括号。但...
VHDL语言中的if-then语句可以用嵌套吗?
vhdl中if语句的问题。。。急!!
在VHDL语言中怎样实现条件编译?
vhdl中一个表达式有多个逻辑运算符组成,只有and or ...
vb if语句后面加括号和不加括号有区别不?