99问答网
所有问题
&是什么意思在vhdl中?怎么用?
如题所述
举报该问题
推荐答案 推荐于2017-12-15
这个是连接符
可以把几个信号连接成一个信号。
比如A 是3BIT ;B是4BIT
C<=A&B;
那么C就是一个7BIT的信号啦!是由A拼在高3BIT,B拼在低4BIT构成的。
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/zjX7zejte.html
相似回答
大家正在搜
相关问题
&是什么意思?在vhdl中怎么用?
vhdl '0'&a + b是什么意思?
vhdl 中 crlt<=('0'&a)+('0"&b)+c...
Multisim中如何使用VHDL?
vhdl中tsr <= '0' & tsr(7 downto...
VHDL如何将多个模块用语句连接起来?
VHDL中( A<='0'&A;)是什么意思
“&”在“VHDL”语言中是什么意思?具体怎么用?