verilog数组赋值

verilog的二维数组怎么赋值啊，这是我定义的二维数组reg [7:0]rom[7:0];应该怎么赋值才可以呢，我用parameter rom[0]=8'b11111110;可是ISE报错，把中括号去掉就不报错了，可是没生成存储器！

举报该问题

第1个回答 2012-02-24

你要生成存储器
就直接这样 reg[7:0]rom[7:0];就是生成了一个，8个8位的存储器
要赋值的话不要什么parameter，直接赋值就行了
比如 rom[0]=8'B11111110;
你这样试试行不行

第2个回答推荐于2017-12-15

都不知道该怎么说了啊。。。。。。
parameter和reg怎么能一样呢 parameter是个定义参数的关键字。
看看我在另一个帖子里详细的解释如何赋值的。
好好看看verilog IEEE的手册
http://zhidao.baidu.com/question/370468986.html?oldq=1本回答被网友采纳

第3个回答 2012-02-19

既然定义了reg类型，为什么用parameter呢，这样不对的。reg类型的信号只能在initial或者always块里才能用，你可以尝试改一下。去掉中括号可以应该是因为它没有被认为是你先前定义的二维数组。

第4个回答 2012-02-20

reg [7:0]这种怎么叫二维呢，明明就是一维的，就是个8位寄存器，看看语法吧

相似回答

verilog中的赋值类型答：Verilog中的赋值分为基本形式、过程赋值、变量声明赋值、连续赋值以及线网声明赋值。合法的左值由赋值语句的左值（LHS）与右值（RHS）组成，中间由相等符号（=）或小于相等符号（<=）连接。右值表示计算出的最终值，而左值表示该值将被分配给的线网或变量。过程赋值发生在always、initial、task和function过程...

SystemVerilog中数组的赋值、索引和切片答：总结，SystemVerilog中的数组赋值、索引和切片操作灵活高效。数组作为参数传递时，应考虑是否需要使用packed或unpacked形式以优化性能。正确运用这些特性，可有效提升仿真和验证流程的效率。

verilog中如何将二维存储器转为一维的数组并赋值,求大神帮忙!答：input wire ram_cs, // Active high input wire ram_wr_en,input wire [2:0] ram_addr,input wire [5:0] ram_din,output reg [5:0] ram_dout,output reg [35:0] ram_bits );parameter val_0 = 6'h11;parameter val_1 = 6'h12;parameter val_2 = 6'...

如何给Verilog中的数组初始化赋值?答：1、概述：字符串定义只定义不分配内存空间，不做任何操作；字符串初始化两种方式直接等号赋值，用new初始化，直接等号赋值放入内存池，其它变量也可以引用；new初始化分配内存空间，不可引用；字符串赋值为null 初始化了，并且有了引用，但是没有指向任何内存空间；2、详解：String s;和String s=null;...

如何给Verilog中的数组初始化赋值答：【1】Image_BMP应该是一个memory，数组是C元语言的叫法【2】如果你只是仿真的话，可以用verilog的for循环语句把图片的数据一一存入【3】如果用于综合，如果是Quartus的软件，建议你用 (* ram_init_file = "my_init_file.mif" *) reg [7:0]Image_BMP[391680:0];这样的综合属性语句，my_init...

verilog对数组花括号赋值答：下面是一个例子：assign ｛a[2:0],b[3:0]｝=7'h5;这个就是把a和b进行拼接然后用5给他们进行赋值，最后a的值为0，b的值为5。

verilog二维数组赋值更新问题视频时间 1:16

fpga中reg[7:0] mem[0:255]怎么赋初值,还有它与通过mif初始化的ROM有...答：首先，verilog中对数组赋初始值没有简便的方法，只能对数组中的每个元素单独赋值。第二，直接声明一个数组与调用一个IP核的ROM没有本质区别，取决于你的具体需求。前者简单易移植，后者性能更有保障。如果需要调用的存储深度很大，那么建议老老实实的用IP核、或者直接调用BlockRAM原语。

Verilog基本语法之数据类型及常量、变量答：net型变量表示物理连接，register型变量用于过程块语句中的信号，reg型变量在过程块中被赋值，用于触发器或组合逻辑。memory型变量（数组）由若干个相同宽度的reg向量构成，用于描述RAM、ROM和reg文件。Verilog通过reg型变量创建数组进行存储器建模，memory型变量通过扩展reg型变量的地址范围生成。数组赋值方式不...

大家正在搜

verilog数组定义和赋值 verilog寄存器数组赋值 verilog数组初始化 verilog数组表示及初始化 verilog定义数组 verilog队列初始化赋值 verilog二维数组赋值 Verilog中数组深度怎么赋值 verilog中定义数组常量