99问答网
所有问题
Modelsim可以用Verilog语言编写testbench来测试VHDL语言编写的源程序么？
如题所述
举报该问题
推荐答案 2014-06-06
现在的主流仿真器（vcs, nc, modelsim）都支持混合仿真
用modelsim进行混合仿真只有编译命令有区别（vcom编译.vhd vlog编译.v） 其它都一样
温馨提示：答案为网友推荐，仅供参考
当前网址：
http://99.wendadaohang.com/zd/z7OWevW7vjtjXtWX7e.html
相似回答
要进行模拟电路仿真用multisim还是
modelsim
更好一些?
答：
modelsim
是VHDL,
Verilog 语言
撰写的程式,进行模拟仿真 multisim是模拟,数位电路设计仿真,例如运算放大线路设计,电晶体放大线路设计,555IC ,逻辑IC等 Tina pro 也不错,模拟运算放大线路,还可以进行PIC单片机 ,
VHDL语言
模拟
怎样用
modelsim
做后仿真
答：
在Quartus中进行后仿真前，需首先调整编译选项：通过assignments->EDA tool setting选择
Verilog
或
VHDL
。接着进行编译，仿真文件会生成在工程目录下的simulation文件夹中。找到对应器件的库文件路径，将库文件、网表文件、标准延时文件和
testbench
文件放在同一目录下，然后在
ModelSim
中进行编译。编译成功后，进行loa...
怎样用
modelsim
做后仿真
答：
2) 打开Settings设置栏，选择EDA Tools Settings下的Simulation栏。在右边出现的设置栏中将“Tool name”的下拉菜单选择“ModelSim(
Verilog
)”（如果工程
用VHDL语言
实现，则可以选择“ModelSim(VHDL)”；如果
ModelSim使用
的是for Altera的专用版本，则可以选择“ModelSim-Altera(Verilog)”或“ModelSim-Altera(VHD...
ModelSim的使用
详解
答：
ModelSim 是一款强大的 HDL 仿真和验证工具，在数字电路设计和验证中广泛应用。
它支持 VHDL 和 Verilog 等多种语言
，并提供丰富的功能，如仿真、调试和波形查看。以下是 ModelSim 的详细使用步骤：首先，下载并安装 ModelSim，配置环境变量和编辑器设置。接着，创建新工程，通过 "File -> New -> Project...
modelsim使用
方法
答：
3. **添加或新建文件**：在工程中，可以选择添加已存在
的源
文件（如
Verilog
或
VHDL
文件），或者通过“Create New File”新建文件。新建文件时，需要指定文件名和文件类型（Verilog或VHDL）。4. **编写代码**：
使用ModelSim
的内置编辑器或其他支持的编辑器编写设计代码和测试代码。编写完成后，务必保存文件...
verilog语言的
testbench
如何自动生成
可以用modelsim
SE吗_百度...
答：
首先是可以自动生成的，但是需要你自己添加你所需要的测试环境。其次建议
使用modelsim
-altera因为这是跟quartus ii无缝结合的。具体自动生成操作processing→ start→ start
test bench
然后在工程目录下，simulation目录下会发现发现一个与工程同名的.vt文件，这就是测试文件，需要你手动修改才能用。以上，有什么...
关于
verilog
中initial和always的
使用
问题
答：
verilog
描述的是硬件电路，所以initial语句只能用在仿真时测试平台
testbench
中，
可以使用
状态机来描述你说的功能。
Verilog
HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和
VHDL
是世界上最...
quartus ii和
modelsim
有什么区别?
答：
modelsim
是
HDL语言
仿真软件。二、特点不同：1、quartus ii：支持包括原理图、
VHDL
、
Verilog
HDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。2、modelsim：提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化...
如何
编写testbench的
总结
答：
作。在资源管理窗口选中了
testbench
文件后，在当前资源操作窗显示的
ModelSim
Simulator 中显示了4 种能进行的模拟操作，分别是：Simulator Behavioral Model（功能 仿真）、Simulator Post-translate
VHDL
Model（翻译后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route ...
大家正在搜
用高级语言编写的程序
汇编语言是一种什么程序设计语言
testbench编写
testbench文件编写
testbench编写与仿真
testbench怎么写
vhdl testbench
如何写testbench文件
verilog仿真文件编写
相关问题
Quartus，源文件用VHDL写的，测试文件testben...
初学modelsim，有一段VHDL代码，怎么给这段代码写t...
使用Quartusii 13.0使用modelsim_alt...
你好。请问这个VHDL程序的测试程序要如何写？要在model...
为什么用vhdl语言编好程序后，用modelsim仿真的时候...
modelsim-altera仿真VHDL怎么给一个信号赋初...
请问在modelsim下如何进行VHDL和Verilog的混...
关于用VHDL语言编写好程序后用modelsim进行仿真，所...