99问答网
所有问题
如何提高Verilog的设计水平
如题所述
举报该问题
推荐答案 2017-05-22
多看多做,你是学生的话,书上的内容要熟悉,一般公司在招聘时对你的要求不会太高。进入工作岗位后,你能够接触到更多前辈做的设计,也有更多的机会通过实际项目进行设计。
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://99.wendadaohang.com/zd/z77WtWjBvOOWvvWjXv.html
其他回答
第1个回答 2017-05-19
题目定了么,
相似回答
大家正在搜
相关问题
完成verilog的设计需要哪些详细步骤?
怎样用verilog设计一个比较器
verilog设计?
夏宇闻老师的《Verilog HDL数字设计与综合》看过之后...
对verilog设计的仿真有哪些各有什么特点
如何在verilog设计中使用M9K
verilog怎么设计多层次文件
对verilog设计的仿真有哪几种,各有什么特点