电子技术基础，为什么两个逻辑门函数表达式不一样，求详细过程

Question

如题所述

Answer 1

此题关键是：对三态门G1使不能（C=0）时，与门输入端D状态的分析。此时，G1输出端为高阻状态（等同于开路），D端状态由该端所接的10kΩ下拉电阻决定。

逻辑电路输入端接下拉电阻的目的是使该端处于低电平状态。而该端流出的电流I(iL)会因电阻的存在导致该端输入电压＞0，若此电压大于逻辑门的高电平最低输入电压，该端虽接有下拉电阻但输入的却是高电平。因此，下拉电阻的取值不能过大。

①对于TTL逻辑门，其输入端流出的电流I(iL)较大，对于第一代TTL电路，其下拉电阻须≤1.4kΩ。  图中的下拉电阻为10kΩ，远超限值。当C=0时，有D=1。因此，D=(BC)'，则Y=(A(BC)')'=A'+BC。

②对于CMOS逻辑电路，其输入端流出的电流I(iL)极小，下拉电阻可达MΩ。当C=0时，D=0。因此，D=B'C，则Y=(AB'C)'=A'+B+C'。

注意，若是低功耗TTL逻辑电路（LSTTL），其下拉电阻取值可达15kΩ，对于本题，结果则与CMOS一样。第一代TTL早已被淘汰，TTL也基本被CMOS取代，所以本题的知识点是比较陈旧的！