Verilog中的例化问题

Question

想用两个小模块组成一个模块，在用这个模块和其他模块组合，那么我建立完工程之后，直接建立文档，写最顶层的文件，之后在写后面的文件吗？这些个文件也就是那些module都建立写好放在一个文件夹里面就行吗？还是需要分先后顺序啊。。。。。弄不明白，是先建立顶层还是底层啊，弄不明白了，救救孩子

Answer 1

将各个模块的输入输出连起来 example： mokuai_1 MO_1（ .clk_1(clk), .reset_1(reset), .a_1(a), .b_1(b), ）； mokuai_2 MO_2（ .clk_2(clk_2), .reset_2(reset_2), .a_2(b), .b_2(c), ）；两个模块，第一个模块的clk_1输入clk，reset_1输入reset,a_1输入a,.b_1输出b，b进入模块2的a_2