有关VERILOG语言模块中端口数据类型问题，菜鸟求解。

从模块内部来讲，输入端口必须为线网数据类型，这句话引自书本，可是为什么有的输入端口还可以用reg定义，例如reg reset,set 求解。

举报该问题

输入端口既可以是线网，也可以是寄存器。
输出端口必须是线网，不能是寄存器。
双向IO既可以当输入，也可以当输出，但一般只在最顶层（最外层）模块使用双向IO。
个人观点，仅供参考。

温馨提示：答案为网友推荐，仅供参考

当前网址：http://99.wendadaohang.com/zd/vXtzvBOXt.html

第1个回答 2011-05-20

一般都是input output 或inout 3种
在modelsim仿真时才用reg wire作为输入输出端口
因为仿真并没有真正的接口，只是虚拟的，不能用input output

相似回答

大家正在搜