阻塞式赋值和非阻塞式赋值有什么不同

Question

如题所述

Answer 1

1、阻塞赋值使用等号（=）作为操作符。在Verilog进程语句（initial和always）中，阻塞赋值会阻断其后语句的执行，直到当前赋值语句完成，即将右侧表达式的值赋给左侧变量。例如，当执行“x=next_x;”时，x会立即获得next_x的值，而下一句“y=x;”则必须在“x=next_x;”执行完毕后才能执行。由于这些语句没有延迟（相当于导线），它们的等价语句实际上是“y=next_x;”。这种赋值是实时完成的，计算完右侧后立即赋值给左侧，然后执行下一条语句，操作是串行的，且在同一个always块内完成。
2、非阻塞赋值使用小于等于号（<=）作为操作符。在进程语句中，非阻塞赋值不会阻断其后语句的执行。非阻塞赋值的过程可以分为两个步骤：首先，在赋值时刻开始时计算右侧表达式；其次，在赋值时刻结束时将表达式的值赋给左侧变量。例如，“x<=next_x;”的执行不会阻碍“y<=x;”的执行。因此，“y<=x;”中的x值与“x x -> y”。简单地说，阻塞赋值是按需执行的，而非阻塞赋值是并行执行的。
为了更好地理解阻塞赋值和非阻塞赋值在执行时间上的差异，我们需要深入了解Verilog语言中阻塞赋值和非阻塞赋值的功能和执行时间的特点。在解释问题时，我们可以定义两个缩写：RHS（方程式的右侧表达式或变量）和LHS（方程式的左侧表达式或变量）。IEEE Verilog标准规定，某些语句有确定的执行时间，而其他语句没有确定的执行时间。如果有两条或多条语句准备在同一时刻执行，但由于语句的排列顺序不同（这种差异是IEEE Verilog标准所允许的），可能会产生不同的输出结果，从而导致Verilog模块出现冒险和竞争现象。为了避免这种现象，理解阻塞赋值和非阻塞赋值在执行时间上的差异是非常重要的。