QartusII编译一段verilog代码:
module divisor(inA,inB,out);
input [6:0] inA, inB;
output [6:0] out;
reg [6:0] A,B,out;
always @(*)
begin:U1
A = inA;
B = inB;
while(A!=B)
begin
if(A>B)
begin
A=A-B;
end
else
begin
B=B-A;
end
end
out=A;
end
endmodule
显示错误:
Error (10119): Verilog VHDL Loop Statement error at divisor.v(12): loop with non-constant loop condition must terminate within 250 iterations
求高人指点是怎么回事?没有死循环呀?正确的代码应该是什么样?
追加悬赏~谢谢啦!
在while行显示的错误
不是。。其实我是想用更相减损输出最大公因子。。
是刚开始学,不是很清楚……应该怎么办呀?谢谢啦!
什么叫更相减损输出最大公因子?