简述基于硬件描述语言的数字电路设计流程及其特点。

Question

如题所述

Answer 1

【答案】：基于硬件描述语言的数字电路设计包含高层次综合、逻辑综合和物理综合三个阶段的工作。高层次综合也称为行为级综合(Behavioral synthesis)，它的任务是将一个设计的行为级描述转换成寄存器传输级的结构描述。逻辑综合是将逻辑级的行为描述转换成逻辑级的结构描述，即逻辑门级网表。逻辑综合分成两个阶段：首先是与工艺无关的阶段，这时采用布尔操作或代数操作技术来优化逻辑；其次是工艺映射阶段，这是根据电路的性质(如组合型或时序型)及采用的结构(多层逻辑、PLD或FPGA)做出具体的映射，将与工艺无关的描述转换成门级网表或PLD、FPGA的专门文件。物理综合也称版图综合，它的任务是将门级网表自动转换成版图，即完成布图。
与传统的电路设计方法相比，基于硬件描述语言的数字电路设计方法具有以下四方面的优势：
(1)采用自上向下(Top-down)的设计方法。所谓自上向下的设计方法，就是从系统总体要求出发，自上而下地逐步将设计内容细化，最后完成系统硬件的整体设计。
(2)采用系统早期仿真。从自上而下的设计过程可以看到，在系统设计过程中要进行三次仿真，即行为层次仿真、RTL层次仿真和门级层次仿真。这三级仿真贯穿系统硬件设计的全过程，从而可以在系统设计早期发现设计中存在的问题。与传统设计的后期仿真相比，可大大缩短系统的设计周期，节约大量的人力和物力。
(3)降低硬件电路设计难度。
(4)主要设计文件使用HDL语言编写的源程序。