问几个计算机组成与系统结构的问题 急用

Question

1 多模块交叉储存器是如何加速cpu和储存器之间的有效传输的?
2 设有一个具有20位地址和32位字长的储存器，问:
(1)该储存器能储存多少个字节的信息?
(2)如果储存器由512K*8位sram芯片组成,需要多少片？
（3）需要多少位地址作芯片选择？为什么？

3 cpu执行一段程序时，cache完成存取的次数为2000次，主存完成存取的次数为180次，以知chche存取周期为40ns,
主存存取周期为250ns,求chche的命中率，cache-主存系统的效率和平均访问时间.

4.主存容量为256MB，虚存容量为2GB，则虚拟地址各位多少位？如页面大小为4KB，则页表长度是多少？

5.假设主存只有a，b，c三个页框，组成a进c出的FIFO队列，进程方位页面的序列是0，2，5，4，5，2，5，2，3，5，2，4号，用列表求采用FIFO+LRU替换策略时的命中率。
那位大哥大姐帮个忙 我今天有急用 谢了

Answer 1

1
因为，借由交叉存储方式，可以实现对连续字成块传递的多模块流水式并行存取. cpu同时访问4个模块，内存器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储器模块而言，从cpu给出访存命令直到读出信息仍然使用一个存取周期时间，但对cpu而言，它可以在一个存取周期内连续访问4个模块，各模块的读写过程重叠进行。所以多模块交叉存储器是一种并行存储器结构，可以大大提高存储器器宽带。

2
（1）2^20*32/8=4mb
(2) (4mb*8)/(512kb*8)=8
(3) 8=2^3 3片

3
命中率 2000/(2000+180)=0.92
平均访问时间 0.92*40+(1-0.92)*250=56.8
效率 40/56.8=70%

4 不会

5页面访问序列 0 2 5 4 ⑤ ② ⑤ ② 3 ⑤ 2 ④ 命中率
fifo算法 a 0 2 5 4 4 4 4 4 3 3 2 2 6/12=50%
+ b 0 2 5 ⑤ ⑤ ⑤ ⑤ 4 4 3 3
lru算法 c 0 2 2 ② ② ② ⑤ ⑤ 4 ④
命中 命中命中命中 命中 命中