99问答网
所有问题
verilog 如何存储一个信号,在需要的时候拿出来用
如题所述
举报该问题
其他回答
第1个回答 2011-05-10
和C一样设个变量，当信号有效时，给变量赋值，用的时候拿变量的值去用就可以
第2个回答 2011-05-14
看你需要在时序还是组合电路了，时序电路里用个寄存器型变量，组合用线网类型
第3个回答 2011-05-10
那就设个reg什么寄存器存起来，等你需要用的时候，给它一个触发就可以了啊，
本回答被网友采纳
相似回答
verilog中的
数组和
存储
器
答：
实现方式：在
Verilog中，存储
器通常使用reg模型实现，每个存储单元代表
一个
字，通过单一的数组索引进行引用。 访问机制：存储器通过地址
信号
进行访问，控制逻辑决定何时进行数据的读取与写入。 示例：一个16位存储元件register，仅在写入时更新，读取时返回当前值。当控制信号满足特定条件
时，
进行写入操作；在读...
在线等~
verilog 中,
output a,为什么后面还要写reg a ??
答：
在
Verilog
语言中，使用reg关键字来定义寄存器型变量，这类变量主要用于时序逻辑编程，如触发器和计数器等。另一方面，output关键字用于声明
一个信号
作为外部接口输出，连接到模块外部。两者在功能上看似独立，但当一个变量既需要作为寄存器型变量进行内部状态
存储，
同时又要求输出
时，
就必须同时使用reg和output关...
verilog中的
数组和
存储
器
答：
存储器用于数据存储，RAM和ROM是典型实例。在
Verilog中，存储
器使用reg模型，每个单元代表
一个
字，通过单一数组索引引用。向量通过在变量名左侧声明位宽范围进行定义，与变量大小匹配，用于触发器。设计模块接收时钟、复位及控制
信号，
实现数据读取与写入。该设计包含一个16位存储元件register，仅在写入时更新，...
verilog
语言中assign
怎么用
?
答：
在使用assign进行信号赋值
时，
需要考虑到
信号的
时序关系。因为
Verilog
是硬件描述语言，模拟的是真实的硬件行为，所以在对信号进行连续赋值时，要确保这种赋值与时钟同步或者符合逻辑时序要求。否则可能会导致模拟结果与实际硬件行为不符。4. 应用实例:在Verilog设计的仿真测试阶段，可以使用assign语句来模拟外部...
...大神帮解
,verilog
有没有跳出指令,或是
verilog如何
实现跳出always或是...
答：
if(button_n) //这里添加
一个
条件判断模块，假如按键不按下就执行逻辑 /*状态机或者逻辑块*/ else ; //else后直接跟分号，表示按键按下
的时候
这个always块不动作，保持原有状态 另一层楼的朋友说的方法实质是使用门控时钟，也是一种思路，不过在同步电路设计中不推荐使用门控时钟，容易引入毛...
如何在
fpga上实现将50M晶振频率分频为1HZ的
信号
?
答：
首先定义
一个
26位的寄存器cnt用于计数，代码为：reg [25:0] cnt; //cnt为计数寄存器 接着使用always块，对50M时钟进行采样，代码如下：always @(posedge clk or negedge rst_n) //这里的clk为50M时钟输入 当复位
信号
rst_n有效
时，
将计数器cnt清零，代码为：if(!rst_n) cnt<=26'd0;当计数器...
Verilog中如何
调用子程序
答：
module A(input a, input b, output c);assign c = a &b;接下来，定义另
一个
模块，例如模块B，它调用模块A。模块B接受两个输入
信号
d和e，并产生一个输出信号f。在模块B中，首先声明一个wire变量c1用于
存储
模块A的输出。然后，通过实例化模块A来生成c1信号。最后，将c1信号与一个常量1进行逻辑...
写
Verilog
代码
时,如何
控制
一个信号
线的拉高与拉低。
答：
将先来的数据寄存，新来的数据与之前的相比较，如果不同输出使能
信号，
表示有数据变化
关于
verilog的
assign
答：
1. assign的基本语法：在
Verilog中，
使用连续赋值操作符“<=”来定义assign语句。例如，“wire_signal <= expression;”表示将表达式的结果连续赋值给wire_signal
信号
。这里的wire_signal可以是任何类型的线网元素，而expression则是
一个
可以计算并返回值的表达式。2. assign的工作方式...
大家正在搜
verilog时钟信号怎么产生
verilog仿真时钟信号设置
verilog复位信号作用
verilog对信号进行延时
verilog信号取反
verilog产生复位信号
verilog产生脉冲信号
verilog判断信号边缘
verilog实现周期脉冲信号
相关问题
如何用verilog实现这样一个信号
verilog中,如何等到一个信号的结束?
verilog里面怎么对一个输出信号进行初始置位
verilog中有三个信号和一个计数器，当任意一个信号发生变...
我想请问：在verilog语言中，输出什么时候用wire型，...
verilog中字符串怎么储存
怎么用文本编辑verilog 激励信号，应该保存在哪里？后缀...